Šio darbo tikslas – išnagrinėti pagrindinių schemos elektrinių parametrų įtaką transformuoto signalo formai informacijos laikymo veikoje. Siekiant šio tikslo, straipsnyje pateikiami grandinių modeliai laikymo veikoje ir nagrinėjama dinaminių charakteristikų priklausomybė nuo schemos inertiškumo parametrų, išvedamos lygtys signalo transformavimo paklaidoms ir formai apskaičiuoti.
Įvadas
Imties ir laikymo schemos (ILS) naudojamos sparčių analoginių skaitmeninių keitiklių (ASK) tikslumui ir stabilumui padidinti [1–7]. ILS nuskaito įėjime veikiančio analoginio signalo momentinę vertę ir laiko ją tam tikrą laiką, lygų ASK keitimo trukmei. Šios schemos elektrinių charakteristikų skaičiavimas ir dinamikos modeliavimas, esant skirtingoms darbo veikoms, yra sudėtingas ir literatūroje dar nepakankamai išnagrinėtas. Darbuose [4–7] pateiktas ILS apertūrinių paklaidų dažninių charakteristikų modeliavimas įvertinant strobavimo signalo ir triukšmo dinaminių parametrų įtaką. Šio darbo tikslas – išnagrinėti pagrindinių schemos elektrinių parametrų įtaką transformuoto signalo formai informacijos laikymo veikoje. Siekiant šio tikslo, straipsnyje pateikiami grandinių modeliai laikymo veikoje ir nagrinėjama dinaminių charakteristikų priklausomybė nuo schemos inertiškumo parametrų, išvedamos lygtys signalo transformavimo paklaidoms ir formai apskaičiuoti. Pateikiami ILS modeliavimo rezultatai.
Dalinio ILS modelio analizė
Imties ir laikymo schemos modelis signalo laikymo veikoje pavaizduotas 1 pav.
1 pav. ILS dalinio modelio schema signalo laikymo veikoje
Būdingi modelio elementai šie: KD – vienetinio stiprinimo diferencialinis stiprintuvas su grįžtamuoju ryšiu, įėjimo įtampa Uin ir atramine įtampa Uref; analoginio signalo vertės laikymo kondensatorius, kurio talpa CH; elektroninis raktas SD, valdomas strobavimo impulsais Us, ir buferinė pakopa, kurios įėjimo varža RL. Imties veikoje stiprintuvas prijungiamas prie analoginio signalo šaltinio įtampos Uan su maža išėjimo varža Rs. Kondensatorius imties veikoje įkraunamas iki įtampos UCjj=Uout. Kondensatoriaus įkrovimo trukmės pastovioji
Rout – stiprintuvo KD išėjimo varža, RL – stiprintuvo B įėjimo varža.
Laikymo veikoje įtampa UCH=Uout stiprintuvo KD grįžtamuoju ryšiu palaikoma pastovi. Kondensatoriaus įtampa UCH nesikeis, jeigu stiprintuvo perdavimo koeficientas K bus lygus vienetui. Praktiškai stiprintuvo stiprinimo koeficientas skirsis nuo vieneto dydžiu ΔK.
Taigi
Tuomet diferencialinė lygtis
aprašo kondensatoriaus įtampos kitimą pagal tokią formulę:
Realus stiprintuvo stiprinimo koeficientas
Įvertinę grįžtamojo ryšio kilpos atraminę įtampą Uref, gausime:
Srovė išėjime
Tuomet galima užrašyti diferencialinę lygtį:
Kadangi ΔK << 1, (9) lygties sprendinys, įvertinus (5), yra toks:
Matome, kad laiko konstanta laikymo režimu padidėja 1/ΔK.
Įtampos kitimo sparta kondensatoriuje laikymo veikoje
Apibendrintojo ILS modelio analizė
Apibendrintasis ILS modelis įvertina elektrinės schemos ir strobavimo impulsų parametrų įtaką išėjimo signalo formai. Apibendrintoji ILS struktūrinio modelio schema pateikta 2 pav.
2 pav. Apibendrinta ILS modelio schema
Modelį sudaro: diferencinis stiprintuvas DS, kurio perdavimo koeficientas AD, srovės raktas AS, srovės veidrodis Am, buferinis stiprintuvas AB ir imties kondensatorius, kurio talpa CH. Poveikiai: įėjimo signalas Ux(t) su šaltinio varža Rx, strobavimo impulsų įtampa Ustr(t), atraminė įtampa Uref ir srovės šaltinis I1.
Kondensatoriaus įtampa
čia IH(t) – srovė, kuri įkrauna kondensatorių CH.
Srovės IH(t) lygtį galima užrašyti taip [6]:
čia I2(t) – rakto As srovė; φT – tranzistoriaus emiterio sandūros temperatūrinis potencialas.
Rakto srovė išreiškiama tokia formule:
Kondensatoriaus CH įtampa per laiko intervalą, lygų strobavimo impulso fronto ilgiui, t. y. kai strob t ≈τ , pasikeis dydžiu
Įrašę (14) lygtį į (13) ir į (15), gautume įtampos išraišką:
čia αx , αstr – signalo ir strobavimo impulsų fronto didėjimo sparta.
Tarę, kad
iš (17) gautume supaprastintą lygtį įtampos pokyčiui apskaičiuoti:
Kai αx ≈Umωx, sinusinio signalo santykinė apertūrinė paklaida laikymo veikoje
Dinaminė paklaida imties veikoje išreiškiama tokia formule [6]:
Visa dinaminė paklaida
Tuomet apibendrinta talpa imties ir laikymo veikoms
Optimali talpa, kuriai esant dinaminė imties ir laikymo schemos paklaida minimali, apskaičiuojama taip:
Palyginę (22) ir (23) lygčių dešiniąsias puses, gausime formulę strobavimo impulso fronto statumui apskaičiuoti:
čia τv – imties trukmė; τB – buferinio stiprintuvo laiko pastovioji; RE – operacinio stiprintuvo emiterio varža; β >> 1 – buferinio stiprintuvo tranzistorių stiprinimo koeficientas.
Galima parodyti, kad schemoje su buferiniu stiprintuvu kondensatoriaus įtampa laikymo veikoje apskaičiuojama pagal tokią formulę:
čia τN0E – tranzistoriaus schemoje su bendru emiteriu laiko pastovioji. (25) formulę galima užrašyti ir tokiu pavidalu:
Modeliavimo rezultatai
Pasinaudojant paketu P–Spice, sumodeliuota transformuota imties ir laikymo grandinė su diodų tiltelio raktu [7]. Raktas su diodais esti ypač greitaveikis, kai įėjimo ir išėjimo buferiai yra atvirosios kilpos kartotuvai, o diodai – Šotki. Supaprastinta imties ir laikymo schema su diodų tiltelio raktu pateikta 3 pav.
3 pav. Supaprastinta imties ir laikymo schema su diodų tilteliu
Modeliavimo sąlygos: analoginė įėjimo įtampa pjūklo formos; amplitudė ±200 mV. Strobavimo impulsų dažnis 250 MHz, skilčių skaičius – 8 bitai, t. y. 28 = 256 ŽSV (žemiausiosios skilties vertės). Transformuoto signalo laiko diagramos, esant įvairioms laikymo kondensatoriaus vertėms (1, 2, 3, 5, 10, 20, 50) pF ir apkrovos varžai Rload = 1 MΩ, parodytos 4 paveiksle.
Įtampa UCH priklauso nuo laiko pastoviosios τCH. Transformuoto signalo fragmentas, esant įvairioms laikymo laiko konstantoms τ , pavaizduotas 4 ir 5 paveiksluose.
4 pav. Sumodeliuotos imties ir laikymo schemos laiko diagramos. Čia A – signalų dalis, parodoma padidinta kitame paveiksle
5 pav. Imties ir laikymo schemos modeliavimo rezultatai. Čia CLK – valdymo signalas; In – įėjimo signalas; 1 – išėjimo signalas, kai laikymo laiko konstanta τ = 1 μs; 2 –τ = 2 μs; 3 – τ = 3 μs; 4 – τ = 5 μs; 5 – τ = 10s; 6 – τ = 20 μs; 7 – τ = 50 μs
(Spausti ant paveikslėlio)
Kad būtų vaizdžiau, valdymo (strobavimo) impulsų amplitudė sumažinta ir šis signalas perstumtas įtampos ašyje.
Matome, kad, esant laikymo kondensatoriaus talpai CH =10 pF, schemos išėjimo signalas geriau seka įėjimo signalą (nuokrypis neviršija žemiausiosios skilties vertės). Kai CH =20 pF, išėjimo signalas yra mažesnės amplitudės ir suvėlintas. Kadangi schemos, einančios po imties ir laikymo grandinės (pvz., komparatoriai), valdomos taktavimo impulsais, signalo vėlinimas nėra reikšmingas.
Valdymo impulsus galima parinkti taip, kad komparatoriai suveiktų palankiausiu laiko momentu. Jeigu imties ir laikymo schema slopina signalą, jį galima atkurti koreguojančiuoju stiprintuvu. Taip pat imties ir laikymo schemai reikalinga apkrova su didele varža. Praktiškai tai reiškia, kad būtina panaudoti buferines schemas – emiterinius kartotuvus arba operacinius stiprintuvus su vienetiniu stiprinimo koeficientu.
ILS buvo sumodeliuota panaudojant integrinių dvipolių tranzistorių 0,5 μm technologijos SPICE modelius.
Schemos parametrai, esant skirtingoms laikymo trukmės konstantoms τ , pateikti 1 lentelėje.
1 lentelė. Imties ir laikymo schemos parametrai
Strobavimo impulsų dažnis priklauso nuo keitiklio skilčių skaičiaus ir analoginio signalo spektro aukščiausiojo dažnio. Norint padidinti skilčių skaičių arba keitiklio tikslumą (esant tam pačiam signalo spektrui), reikia didinti strobavimo impulsų dažnį. Taigi, ILS veikimo spartą galima padidinti tik sumažinant jos tikslumą.
Išvados
Sudaryti imties ir laikymo schemos modeliai. Išvestos analitinės išraiškos transformuoto signalo formai apskaičiuoti.
Gautos lygtys dinaminėms paklaidoms ir optimalioms laikymo kondensatoriaus talpoms laikymo veikoje apskaičiuoti.
Atliktas imties ir laikymo schemos su tilteline rakto schema modeliavimas. Gautos imties ir laikymo grandinės perdavimo charakteristikos esant įvairioms laiko pastoviosioms, kurios parodo transformuoto signalo įtampos laikymo veikoje nuokrypius nuo analoginio signalo vertės.
Literatūra
- Lee T.S., Lu C.C., Yu S.H., Zhan J.T. A Very–High–Speed Low–Power Low–Voltage Fully Differential CMOS Sample– and–Hold Circuit with Low Hold Pedestal // IEEE International Symposium on Circuits and Systems ISCAS – 2005. – Vol. 4. – P. 3111–3114.
- Yang C.Y., Hung C.C. A Low – Voltage Low Distorsion MOS Sampling Switch // IEEE International Symposium on Circuits and Systems ISCAS. – 2005. Vol. 4. – P. 3131–3134.
- Marcinkevičius A., Jasonis V. Analoginių informacijos keitiklių išrinkimo ir saugojimo schemos dinaminių charakteristikų skaičiavimas // Elektronika ir elektrotechnika. – Kaunas: Technologija, 2004. – Nr. 5(54). – P. 23–26.
- Marcinkevičius A., Jasonis V. Calculation of dynamic parameters of analog signal‘s discretisator // Электроника и связь. Тематический выпуск „Проблемы электроники“. – Киев, 2005. – ч. 2. – С. 98–102.
- Petschacher R., Zojer B., Astegher B., and others. A 10–b 75–MSPS Subranging A/D Converter with Integrated Sample and Hold // IEEE Journal of Solid – State Circuits. 1990. –Vol. 25, – No. 6. – P. 1339–1346.
- Melnikov B. N., Abraitis V. B. Динамические погрешности УВХ при переходе из режима выборки в режим хранения // Radioelektronika. – Kaunas. – 1994. – T. 30, Nr. 1.– P. 59–67.
- Melnikov B. N., Makrov V. E., Jakšto J. G. Коррекция погрешности преобразования сигнала быстродействующего устройства выборки и хранения // Radioelektronika. – Kaunas. 1992. – T. 28, Nr. 2.– P. 26–33.
A. Marcinkevičius, V. Jasonis. Analoginės atminties schemos parametrų skaičiavimas signalo laikymo veikoje // Elektronika ir elektrotechnika. – Kaunas: Technologija, 2006. – Nr.2 (66). – P. 31–35.
Straipsnį taip pat galite atsisiųsti PDF formatu iš KTU svetainės.
