LOCOS proceso taikymas MOS technologijose

Įvadas

LOCOS (local oxidation of silicon – lokalus silicio oksidavimas) oksidacijos procesas plačiai taikomas MOS (metalas – oksidas – silicis) technologijose, kadangi jis gali vykti mažame plote ir pasižymi puikiomis dielektrinėmis savybėmis. Tačiau čia susiduriama su pagrindine problema – kadangi LOCOS technologinis procesas atliekamas aukštoje temperatūroje, priemaišos persiskirsto, pasislenka jau suformuotos skirtingo laidumo sričių ribos. Norint tiksliai apskaičiuoti projektuojamo integrinio elemento elektrinius parametrus, būtina įvertinti kiekvieno technologinio proceso įtaką suformuotoms skirtingo laidumo sritims.

Praktiškai sunku nustatyti temperatūrinių technologinių procesų įtaką legiruotų sričių poslinkiams, todėl taikomas technologinių procesų matematinis modeliavimas.

Jonų implantavimo technologija

Skirtingo laidumo puslaidininkių sritims sudaryti taikomas terminis priemaišų įterpimas – terminė difuzija. Tačiau terminė difuzija turi nemaža trūkumų: aukštatemperatūrės technologinės operacijos metu anksčiau įterptos priemaišos persiskirsto, todėl sunku užtikrinti plonų difuzinių sluoksnių parametrų sklaidą; vyksta šoninė difuzija po silicio oksido kauke, todėl padidėja pn sandūrų plotas; dėl aukštos proceso temperatūros jau suformuotų pn sričių priemaišos persiskirsto. Norint išvengti šių legiravimo proceso trūkumų, imta taikyti jonų implantaciją [1].

Jonų implantacijos technologijoje priemaišos yra jonizuojamos, elektriniu lauku jonams suteikiama labai didelė energija. Tokie didelės energijos jonai, bombarduodami puslaidininkį, jį legiruoja. Lokalusis legiravimas naudojamas sufokusavus jonų spindulį ties reikiama vieta arba puslaidininkio paviršių uždengus kauke, sulaikančia jonus (1 pav.). Jonų implantacijos procesas matematiškai modeliuojamas programa SUPREM IV [3].

Joną, besiskverbiantį į puslaidininkį, stabdo puslaidininkio elektronai ir jo susidūrimai su puslaidininkio atomais. Jonams susiduriant su puslaidininkio atomais, pažeidžiama puslaidininkio kristalinės gardelės struktūra, susidaro pažeistos zonos – klasteriai. Klasteriai rekristalizuojami atkaitinant plokšteles aukštoje temperatūroje.

Jonų įsiskverbimo gylis R_p gali būti apskaičiuojamas pagal šią matematinę išraišką [1]:

Čia N – atomų koncentracija plokštelėje, cm^-3; S_n – dydis, įvertinantis stabdymą atomais, eVcm²; S_e – dydis, įvertinantis stabdymą elektronais, eVcm²; E – jono energija, keV.

Svarbūs yra įsiskverbimo gylio standartinis nuokrypis ΔR_p ir jonų gylio ortogonalusis nuokrypis ΔR┴, kuris įvertina šoninį implantuotų jonų prasiskverbimo profilį. Šoninė jonų sklaida ypač svarbi formuojant MOS tranzistoriaus kanalą, taigi nuo ΔR┴ priklausys kanalo ilgis L [1].

Iš 2 paveikslo matyti, kad, padidinus jono energiją 100 keV, padidėjo vidutinis jo įsiskverbimo gylis R_p, taip pat ΔR_p ir ΔR┴. Taigi atitinkamai parenkant jono energiją galimą gauti reikiamo gylio ir pločio legiruotas Si sritis.

Šiuolaikinėje technologijoje jonų implantacija naudojama kartu su difuzija. Šiuo atveju jonų implantacija naudojama tiksliai dozuotam gerai pasikartojančiam priemaišų įterpimui, o difuzija skirta priemaišoms išskirstyti.

Silicio plokštelių atkaitinimo metu gaunamas reikalingas priemaišų pasiskirstymo profilis (3 pav.). Šiuo atveju padidėja šoninė difuzija, o kartu, gaminant MOS tranzistorius, kanalas sutrumpėja ir tai turi įtakos tranzistoriaus elektriniams parametrams.

Priemaišų difuzija iš mažomis jonų dozėmis Q ≤ 10² μC/cm² legiruoto sluoksnio vyksta kaip iš baigtinio priemaišų šaltinio. Šis procesas aprašomas lygtimi [1]

Čia N – jonų implantacijos metu įterptas atomų skaičius, at./cm³; R_p – jonų įsiskverbimo gylis, cm; ΔR_p – jonų įsiskverbimo gylio standartinis nuokrypis, cm; D – priemaišų difuzijos koeficientas, cm²/s; x – gylis, cm; t – laikas, s.

LOCOS oksido įtaka priemaišų pasiskirstymui

Kaip žinome, LOCOS oksidas formuojamas aukštoje temperatūroje, todėl priemaišos persiskirsto ir tai traktuojama kaip priemaišų difuzija iš baigtinio šaltinio (2). Dėl šios priežasties pasikeičia pn sandūrų gyliai, o atsiradus šoninei difuzijai, MOS tranzistoriaus kanalas sutrumpėja. Difuzinėms sritimis palindus po užtūros elektrodu, atsiranda parazitinės talpos, kurios turi įtakos tranzistoriaus greitaveikai.

Pagal programą SUPREM IV buvo atliktas LOCOS oksidavimo proceso matematinis modeliavimas, esant fosforu legiruotam Si paviršiui.

4 paveiksle pavaizduotos fosforu legiruotos ištakos ir santakos sritys prieš formuojant LOCOS oksidą.

Matome, kad fosforo priemaišos pasiskirsčiusios tiktai epitaksiniame p laidumo Si paviršiuje, kur jonų gylio ortogonalusis nuokrypis ΔR┴ ir įsiskverbimo gylio standartinis nuokrypis ΔRp yra labai maži. Taip galima gauti tiksliai orientuotas, gausiai priemaišomis legiruotas sritis, tačiau tik mažo gylio.

Atliktas LOCOS oksido formavimo proceso vandens garuose matematinis modeliavimas, kai oksidacijos proceso temperatūra – 1000 ºC, o trukmė – 20 min, parodo, kad dėl terminės priemaišų difuzijos legiruotų sričių profiliai smarkiai pasikeičia (5 pav.).

Priemaišos difunduoja į Si padėklą ir užauginamą LOCOS oksidą. Priemaišų pasiskirstymo dėsnį lemia medžiagos kristalinės gardelės sandara. Formuojantis LOCOS oksidui, dėl aukštos temperatūros, fosforo priemaišos difunduoja tiek į gylį, tiek į šonus, taigi padidėja pn sandūrų gylis ir sutrumpėja kanalo ilgis L.

Tuo atveju, kai įterptų priemaišų koncentracija viršija Si sluoksnyje esančių priemaišų koncentraciją, susidaro skirtingo laidumo sritys pn. 5 paveiksle balta punktyrinė linija apibrėžia pn sandūros ribas – sandūros gylį. Praktiškai tiksliai nustatyti pn sandūrų gylių pasikeitimą po tam tikros technologinės operacijos gana sunku. Tik matematiniu modeliavimu galima nustatyti priemaišų persiskirstymo pobūdį ir apskaičiuoti pn sandūrų kitimo ribas, atlikus terminį technologinį procesą.

6 paveiksle parodytas fosforo ir boro priemaišų pasiskirstymas Si sluoksnyje bei suformuotame LOCOS okside (5 pav., juoda punktyrinė linija ties 1 μm).

Ribą LOCOS – Si nusako staigus fosforo priemaišų koncentracijos pokytis. Taigi tiek boro, tiek fosforo priemaišos difunduoja ir į LOCOS oksidą.

Atliekame LOCOS oksido formavimo vandens garuose technologinio proceso matematinį modeliavimą, kai oksidacijos proceso temperatūra – 1000 ºC, trukmė – 40 min. Modeliavimo rezultatai pateikti 7 paveiksle.

Palyginus 5 ir 7 paveikslus buvo pastebėta, kad pailginus oksidacijos trukmę 20 min, kanalo ilgis L sumažėjo ~0,35 μm, o pn sandūrų gylis padidėjo ~0,1 μm. Taigi LOCOS oksido formavimo procesas turi didesnę įtaką jonų įsiskverbimo gylio ortogonaliajam nuokrypiui ΔR┴ negu gylio standartiniam nuokrypiui ΔR_p. Į tai ypač svarbu atsižvelgti gaminant greitaveikius MOS tranzistorius.

LOCOS oksido taikymas MOS technologijose

LOCOS oksidacijos technologija plačiai taikoma daugelyje integrinių elementų gamybos technologijų, kadangi silicio oksidą galima suformuoti mažame plote ir jis pasižymi puikiomis dielektrinėmis savybėmis. Tačiau, kaip jau buvo minėta, LOCOS oksido formavimo procesas vyksta labai aukštoje temperatūroje ~1000 ºC, tai sukelia jau suformuotų legiruotų sričių ribų poslinkius, dėl kurių pasikeičia formuojamų integrinių elementų elektriniai parametrai [2].

Dabartiniu metu plačiai naudojami MOS tranzistoriai, kadangi jie yra gerokai pranašesni už dvipolius. MOS tranzistoriai paprasčiau suformuojami Si luste, pasižymi didele įėjimo varža, mažesniais triukšmais, yra atsparesni radiacijai. Kadangi MOS tranzistorius užima kelis kartus mažesnį plotą nei dvipolis tranzistorius, todėl taikant MOS technologiją pavyksta pasiekti aukštesnį integracijos laipsnį.

Nagrinėjant LOCOS oksido susidarymo įtaką MOS tranzistoriaus ištakos ir santakos sričių poslinkiams, naudojamas MOS tranzistoriaus gamybos technologinių procesų matematinis modeliavimas programa SUPREM IV, Jo rezultatai pateikti 8 paveiksle.

Norint gauti storą LOCOS oksido sluoksnį, oksidacija turi būti atliekama vandens garuose. LOCOS technologinio proceso temperatūra 1000 ºC, laikas – 20 min. Oksidacijos proceso metu, per jau susidariusį SiO₂ sluoksnį oksidantai skverbiasi gilyn iki pat Si paviršiaus. Taip susidaro naujas SiO₂ sluoksnis. Jis pakelia jau anksčiau susidariusi oksido sluoksnį kartu su Si₃N₄. Dėl to atsiranda įtempimai visoje struktūroje, todėl paviršius darosi nelygus. Iškilimai metalizacijos defektų nepadidina, bet pakelia Si₃N₄ ir jame atsiranda įtrūkimų, taip pat trukdo fotolitografijos procesui. Be to, gaunamas nelygus dielektrinis sluoksnis bei virš jo esantis užtūros elektrodas (8, 9 pav.).

Susidarant LOCOS oksidui, implantuotos fosforo priemaišos, difunduodamos į šonus, sumažina tranzistoriaus kanalo ilgį _L, taigi tranzistoriaus greitaveika turėtų padidėti, tačiau tuo pačiu metu susidaro talpa tarp užtūros elektrodo ir santakos bei ištakos difuzinių sričių.

MOS tranzistorių greitaveika priklauso nuo parazitinių talpų ir atskirų sričių varžos, kadangi, staiga pasikeitus įėjimo įtampai, santakos srovė kinta vėluodama, nes parazitinės talpos turi įsikrauti arba išsikrauti per parazitines varžas. Kuo talpos ir varžos didesnės, tuo lėčiau vyksta savaiminiai įkrovos arba iškrovos procesai. Parazitinę talpą, atsirandančią dėl užtūros elektrodo sanklodos su ištakos ir santakos sritimis, galima apytiksliai apskaičiuoti pagal šią matematinę išraišką:

Čia ε_d – dielektriko dielektrinė sverbtis; ε₀ – absoliutinė dielktrinė skverbits; ΔL – sanklotos sričių ilgis; d – MOS tranzistoriaus kanalo plotis; dd – dielektriko storis. Susidarant LOCOS oksidui, dielektriko storis dd sutampančių sričių ilgyje ΔL tampa netolygus, tai apsunkina sutampančių sričių talpos skaičiavimus ir galima rasti tik apytiksles C_SU ir C_IU vertes. Nagrinėjamu atveju (8 pav.), kai ΔL = 0,5 μm; d = 1 μm; dd ≈ 0,15 μm; ε_d = 6, sanklotos sričių talpa C_SU = C_IU ≈ 0,177 fF. Parazitinių elementų vertės mažėja mažinant tranzistoriaus matmenis ir užtūros elektrodo užklojamą ištakos ir santakos sričių plotą.

Formuojant fosforu legiruotas ištakos ir santakos sritis, legiravimo dozė – 1•1012 C/cm², energija – 30 keV (4 pav.).

LOCOS oksidas taip pat naudojamas ir MNOS (metalas – silicio nitridas – oksidas – silicis) tranzistorių gamybos technologijoje. Praktiškai ši technologija yra labai panaši į MOS tranzistorių gamybos technologiją, tačiau MNOS turi daugiasluoksnį dielektriką – nitrido oksido ir ploną oksido sluoksnį. Šiuo atveju SiO₂ sluoksnio storis ~0,02 μm, Si₃N₄ sluoksnio storis ~0,05 μm.

Pagrindinė šio tranzistoriaus ypatybė yra ta, kad galima valdyti jų slenkstinę įtampą siunčiant į užtūrą 100 μs impulsus. Slenkstinė įtampa pasikeičia dėl krūvio, susikaupusio riboje Si₃N₄ – SiO₂. Čia krūvis susikaupia dėl skirtingų laidumo srovių viename ir kitame sluoksnyje. Ši savybė naudojama gaminant plačiai paplitusius EEPROM atminties lustus.

MNOS tranzistoriaus gamybos technologinių procesų modeliavimo rezultatai pateikti 9 paveiksle.

Iš 9 paveikslo matyti, kad kaip ir MOS technologijoje, formuojant LOCOS oksidą 1000 ºC temperatūroje 20 min, vyksta fosforo priemaišų, o kartu ir legiruotų sričių ribų persiskirstymas. Taigi tik tiksliai nustačius gamybos technologinių procesų sąlygas, atliekant aukštatemperatūrius oksidacijos procesus, galima gauti reikiamą legiruotų sluoksnių išsidėstymą, o kartu ir reikiamas MOS elementų elektrines charakteristikas.

Išvados

1. LOCOS oksidacijos procesas plačiai taikomas MOS technologijose, kadangi jis gali būti lokalizuojamas mažame plote ir pasižymi puikiomis dielektrinėmis savybėmis, be to gaunamas didesnis integracijos laipsnis.
2. Nustatyta, kad LOCOS oksido formavimo procesas didesnę įtaką turi jonų įsiskverbimo gylio ortogonaliajam nuokrypiui negu gylio standartiniam nuokrypiui. Tai ypač svarbu įvertinti gaminant greitaveikius MOS tranzistorius.
3. Praktiškai tiksliai nustatyti pn sandūrų parametrų pasikeitimą po tam tikros technologinės operacijos gana sunku. Tik atlikus technologinių procesų matematinį modeliavimą programa SUPREM IV, galima nustatyti priemaišų persiskirstymo pobūdį ir apskaičiuoti pn sandūrų kitimo ribas.

Literatūra

1. Stephen A. Campbell. The Sciences and Engineering of Microelectronic Fabrication. – ISBN 0-19-513605-5. – New York: Oxford University Press, 2001. – 624 p.
2. Anilionienė J., Anilionis R., Keršys T. LOCOS Technology Simulation // Baltic Electronics Conference, BEC2004. ISBN 9985-59-462-2. – Tallinn: Tallinn University of Technology, 2004. – P. 39–42.
3. SUPREM IV matematinio modeliavimo programa. Iš Stenfordo universiteto oficialaus puslapio internete [interaktyvus]. 2004. Prieiga per internetą: http://www-tcad.stanford.edu.

D. Eidukas, R. Anilionis, T. Keršys. LOCOS proceso taikymas MOS technologijose // Elektronika ir elektrotechnika. – Kaunas: Technologija, 2005. – Nr. 5(61). – P. 38–42.